課程簡介
1. Testable Digital Design
2. Low-power Testing
3. Test-data Compression
4. Memory Testing
5. Test-structure Design
6. Wafer Acceptance Testing
7. Delay Testing
上課時間
107年10月1日至10月11日(每週一四)Pm18:30~21:30
上課地點
交通大學工程四館教室
課程費用
4,000元
聯絡資訊
開班單位：國立交通大學電子人才培訓中心 林小姐電話：+886-3-5731744 傳真：+886-3-5711992地址：300新竹市大學路1001號 工程四館312A室辦公時間：週一至週五 8:30~17:30(中午休息)
課程目標
本課程為積體電路測試技術課程，期讓學員深入瞭解測試技術。邀請測試領域的專家，詳細介紹傳統與最先進的測試與可測試設計技術。學員在學習之後，不但能夠解決多樣化積體電路(IC)測試的問題，更能夠在設計之中加入測試的概念，設計出高品質與低測試成本的IC。
備註
學員自付學費【由科管局補助80%】
．4,000元 備註:一般價
．3,500元 備註:特約廠商、3人（含）以上團報價
．3,000元 備註:5人（含）以上團報優惠價