低靜態電流與高電源抑制比的線性穩壓器設計


分享至FaceBook  分享至Google  分享至Twitter

課程簡介

1. Introduction to Low Dropout Regulator
2. Analog LDO Designs l Compensation techniques l Low quiescent l High PSRR
3. Capacitor-less LDOs
4. Digital LDOs l Limiting Cycling Oscillation l Stability Analysis of DLDO l Fast transient response

上課時間

107年8月7日至8月28日(每週二)Pm18:30~21:30

上課地點

交通大學工程四館教室

課程費用

3,500元

聯絡資訊

開班單位:國立交通大學電子人才培訓中心 林小姐電話:+886-3-5731744 傳真:+886-3-5711992地址:300新竹市大學路1001號 工程四館312A室辦公時間:週一至週五 8:30~17:30(中午休息)

課程目標

此一課程深入探討電源管理晶片設計中基本的類比積體電路設計以及電源管理系統分析技巧,利用這一些基本的設計觀念設計出較為深入的電源管理技術,希望能夠使學員瞭解低靜態電流的數位與類比的低壓降的線性穩壓器,可以充分明白類比與數位設計之間的差異性。

先備知識

電子學、電力電子學

備註

學員自付學費【由科管局補助80%】 .3,500元 備註:一般價 .3,000元 備註:特約廠商、3人(含)以上團報價 .2,500元 備註:5人(含)以上團報價、同時報名P107119+P107120二門課