先進奈米級電晶體技術(含UTB、FinFET與奈米線元件)


分享至FaceBook  分享至Google  分享至Twitter

課程簡介

1. Planer CMOS: Scaling Trends and Challenges
2. Advanced Logic Device Technology
- Ultra-thin body devices
- Double-gated and tri-gated devices
- Gate-all-around structure
- Independent multiple-gated devices
- Ultimate CMOS

上課時間

107年8月2日至8月16日(每週二四) Pm18:30~21:30

上課地點

交通大學工程四館教室

課程費用

4,500元

聯絡資訊

開班單位:國立交通大學電子人才培訓中心 林小姐電話:+886-3-5731744 傳真:+886-3-5711992地址:300新竹市大學路1001號 工程四館312A室辦公時間:週一至週五 8:30~17:30(中午休息)

課程目標

協助學員瞭解傳統平面CMOS元件發展的瓶頸與解決方案,3D半導體元件結構發展趨勢,3D半導體元件技術在邏輯與記憶體晶片之發展現況,與新式節能元件之原理與發展。 目前主流的平面CMOS元件結構預測在幾年內就將難以再微縮下去,屆時將會引用新式立體3D的結構(如FinFET)來延續邏輯電路的製作。另一方面,記憶體晶片早以使用立體3D的電晶體結構來進行奈米技術的量產。當代生產線與研發工程人員須對這些有別於傳統的各種新式結構特徵及其優缺點,以及相關的製程加工技術須有正確的認知,才能面對與應付將來新一代技術的挑戰與開發。本課程將可帶給IC產業相關工程與研發人員完整與心有價值的資訊,為下一代的量產技術作準備。

先備知識

半導體元件物理

備註

學員自付學費【由科管局補助80%】 .4,500元 備註:一般價 .4,000元 備註:特約廠商、3人(含)以上團報價 .3,000元 備註:5人(含)以上團報優惠價