VLSI訊號處理與CNN推論加速器晶片實現(含實作)


分享至FaceBook  分享至Google  分享至Twitter

課程簡介

1. Introduction to VLSI Signal Processing
2. Pipelining and Retiming
3. Folding and Parallel Processing
4. Programmable/Configurable DSP Architecture and FFT processor

LAB操作項目:
1. Coding Environment
2. Programmable Computing Engine for FIR Filter / Filter Bank
3. FPGA Prototyping

上課時間

107年7月4日至8月8日 每週三Pm18:30~21:30

上課地點

交通大學工程四館教室

課程費用

4,500元

聯絡資訊

開班單位:國立交通大學電子人才培訓中心 林小姐電話:+886-3-5731744 傳真:+886-3-5711992地址:300新竹市大學路1001號 工程四館312A室辦公時間:週一至週五 8:30~17:30(中午休息)

課程目標

本課程講述設計ASIC與DSP處理器之VLSI訊號處理技巧,從DSP演算法、到最佳化VLSI架構。修課同學可充分了解如何實現一高階DSP數位訊號處理晶片。本課程實作內容將在FPGA上實現一高效能且低面積複雜度之FIR濾波器計算引擎(Computing Engine),並熟悉FPGA Prototyping的實作。

先備知識

邏輯設計

備註

學員自付學費【由科管局補助80%】 .4,500元 備註:一般價 .4,000元 備註:特約廠商、3人(含)以上團報價 .3,500元 備註:5人(含)以上團報價、同時報名P107107+P107108二門課