數位輔助鎖相迴路設計與應用


分享至FaceBook  分享至Google  分享至Twitter

課程簡介

1. Introduction to PLLs, DLLs and ADPLLs.
2. System Model and Stability Analysis
3. Phase Frequency Detector and Frequency Discriminator
4. Frequency Divider and Phase Accumulator
5. Variable Frequency and Digital Controlled Oscillator
6. Time to Digital Converter
7. Noise Analysis
8. Frequency Synthesizer and Clock Multiplying Units
9. Clock and Data Recovery

上課時間

107年6月25日至7月11日 (每週一三五) Pm18:30~21:30

上課地點

交通大學工程四館525教室

課程費用

700元

聯絡資訊

開班單位:國立交通大學電子人才培訓中心 林小姐電話:+886-3-5731744 傳真:+886-3-5711992地址:300新竹市大學路1001號 工程四館312A室辦公時間:週一至週五 8:30~17:30(中午休息)

課程目標

This course introduces theories and design techniques of semi-digital / all digital phase-locked (PLL) from devices to system levels. Their applications in monolithic frequency synthesizer and serial-link data transceivers will be emphasized.

備註

學員自付學費【由科管局補助80%】 .7,000元 備註:一般價 .6,500元 備註:特約廠商、3人(含)以上團報價 .6,000元 備註:5人(含)以上團報優惠價